PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-037760

(43) Date of publication of application: 18.02.1987

(51)Int.Cl.

G06F 13/24

G06F 9/46

(21)Application number: 61-175605

(71)Applicant: HITACHI LTD

(22)Date of filing:

28.07.1986


(72)Inventor: MATSUBARA KIYOSHI

KIHARA TOSHIMASA FUNABASHI TSUNEO HAGIWARA YOSHIMUNE

(54) INTERRUPTION PROCESSING SYSTEM FOR COMPUTER

(57)Abstract:

PURPOSE: To decide an I/O device that received an interruption after processing the output of a specific gate circuit, by collecting interruption requests given from an external I/O device into a single register. CONSTITUTION: An interruption request processing part in a CPU 1 contains an AND gate circuit G5 to which the output of an OR gate circuit G1 and an enable signal E4 are applied, AND gate circuits G2WG4 to which the interruption request signals T1WT3 given from other devices and enable signals E1WE3 are applied, register R2 (Y8WY11) which store the outputs of the circuits G1WG5, AND gate circuits G6WG9 which use the output of the register R2 and the main enable signal ME as two inputs. Then an address is allocated to the register R2 and this register R2 is connected to a data bus via a line IR2. Thus the interruption requests given from external I/O devices are collected to a single register R1. A specific address is allocated to the register R1. Thus the CPU 1 processes the output of the circuit G1 and can decides an I/O device that received an interruption.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

19日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-37760

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)2月18日

G 06 F 13/24

D-7165-5B A-8120-5B

審査請求 有

発明の数 1 (全3頁)

コンピュータの割込処理方式

②特 願 昭61-175605

邻出 阋 昭52(1977)2月21日

62特 昭52-17110の分割

②発 明 者 砂発 明 者

松 原 木 原

清 利 昌

宗

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

72発 明 者 船 橋 恒 男

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

②発 明 萩 原 吉

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

②出 顖 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 弁理士 小川 勝男 外1名

1. 発明の名称 コンピュータの割込処理方式

2. 特許請求の範囲

1. 中央処理装置の外部に設けられ複数の割込要 求信号を記録するレジスタを備え、上記レジスタ にアドレスを割り付けるとともに、上記中央処理 装置のデータパスラインと上記レジスタとを接続 することによって上記中央処理装置が上記データ パスラインを介して割込要求の状態を一括して読 むことができるようにしたことを特徴とするコン ビュータの割込処理方式。

3. 発明の詳細な説明

従来のコンピュータシステムにおける割込処理 方式は、割込入力に特別なアドレスは割付けられ ておらず、周辺機器内に存するステータスレジス タの中に割込のフラグを持っているだけであった。 このため、中央処理装置(以下CPUと称す)の 割込入力に数種類の割込要求級がORされて入力 されている場合、割込のプログラムの最初でどの ソースからの割込かを調べるときに、各ソースの

ステータスレジスタを順に読んで判定しなければ ならなかった。また、CPUが割込をマスクして いてポーリングによって処理を行う場合について もステータスレジスタの内容を個別的に読んで加 理丁ることとしていた。いずれにしても、このよ うにいずれの周辺機器からの割込要求かを調べる ためにCPUはそのための処理時間を占有される こととなり、この間他の実行処理を行うことがで きない。したがって、処理時間が長くなるという 問題があった。

したがって本発明の目的とするところは、割込 要求の判定時間を短かく丁ることによってコンピ ュータの処理時間の短縮化を図ることにある。

上記目的を達成するための本発明の要旨とする ところは、中央処理装置の外部に設けられた複数 個の周辺機器の割込要求信号をまとめて記憶する レジスタを用意し、このレジスタにアドレスを割 り付けるとともに、データパスと接続することに よって中央処理装置において周辺機器の割込要求 の状態を一括して跳むことができるようにしたこ

とを特徴とするものである。

以下実施例にそって図面を参照し本発明を具体的に説明する。

第1図は本発明の割込処理方式の要部を説明するためのブロック線図を含む回路図である。同図に示すように中央処理接置(CPU)1と、これから伸びるデータバスと、このデータバスに入出カラインが接続される8個の周辺機器I/00~I/07と、この周辺機器の割込要求信号をそれぞれ配憶するための8ピットのレジスタR」(r。~r,)と、このレジスタのそれぞれの出力を8入力とするORグート回路G」とを有し、上記レジスタにアドレスを割り付け、データバスに接続するようにしてなる。

本発明は、上記のように、各I/0機器からの割込要求を一本のレジスタにまとめて、このレジスタにすとめて、このレジスタにアドレスを割り付け、データパスと接続することとしたから、CPUは各I/0機器からの割込要求の状態を一度に読むことができる。また、CPUへの割込要求線にアドレスを割り付けるこ

力と主イネーブル信号MEを2の入力とするANDゲート回路G。~G。等を有し、上記第2のレジスタ群にアドレスを割付けるとともに、ライン

#82を介してデータパスに接続するものである。

以上のように、上記実施例では、外部のI/O 機器からの割込要求を一本のレジスタにまとめ、 このレジスタに特定のアドレスを割付けてある。 このため、CPUはゲート回路G、の出力を処理 するサービスルーチンの中でレジスタの状態を読 むだけで、どのI/O機器からの割込があったか を判定できる。また、CPU内部にも各割込をか を判定できる。また、CPU内部にも各割込を のフラグを1つのレジスタにまとめてあり、それ にアドレスを割付けてあるので、CPUが割込を 使用しないで(割込をマスクしておく)ポーリン グによってサービスを行う場合にも各I/O機器 等からの要求を簡単な手順によって調べることが できるものとなる。

本発明は、多くの割込要因を持ったコンピュー タに広く利用できる。

4 図面の簡単な説明

とによって、CPUが割込みをマスクしておいてポーリングによってサービスをする場合にも、この要求級の状態を読む事によって周辺からの要求があるか否かをも容易に判定できるものとなる。

上記後者の効果を説明するための具体的回路の 一例を第2図に示した。同図は、中央処理装置1 と、データパスと、このデータパスに入出力ライ ン8。~8、が接続される周辺機器I/00~ Ⅰ/07と、このⅠ/0機器の割込要求信号が記 憶される第1のレジスタR。(r。~ r,) と、 このレジスタをデータパスに接続するラインも。 と、このレジスタの出力が印加されるORゲート 回路G」とからなる。さらに、CPU内部の割込 要求処理部分は、上記ORゲート回路G、の出力 とイネーブル信号E。が印加されるANDゲート 回路G。及び、他の機器からの割込要求個号T。 ~T。とイネーブル信号E、~E。とが印加され るANDゲート回路G,~G,と、これらのAN Dグート回路G, \sim G, の出力を記憶する第2の レジスタRi (ri~rii)と、このレジスタの出

第1図は本発明の概略説明のためのブロック線図を含む回路図、第2図は本発明の具体的実施例の一例を説明するためのブロック線図を含む回路図である。

1 … C P U、 I / 0 0 ~ I / 0 7 … 周辺機器、G₁ ~ G₂ … ゲート回路、 B₃ ~ B₇ , B_{R1} , B_{B2} …入出力ライン、 R₁ , R₂ … レジスタ。

代理人 弁理士 小川 勝 男・

